PATENT ABSTRACTS OF JAPAN

(11) Publication number:

03085755 A

(43) Date of publication of application: 10.04.91

(51) Int. CI

H01L 25/07 H01L 21/52

(21) Application number: 01223865

(22) Date of filing: 30.08.89

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

KUDO YOSHIMASA .

(54) RESIN SEALING TYPE SEMICONDUCTOR **DEVICE**


(57) Abstract:

PURPOSE: To prevent short inferiority electrodes on P+ and N+ sides and cracks by the nonuniformity of junction area between a semiconductor board and a connector by using the first stricking layer, which is formed between an emboss parts formed at both faces of a die stage corresponding to an electrode and each electrode, and the second sticking layer, which is formed between each electrode not stuck to the emboss parts and a connector.

CONSTITUTION: Though a planar diode 20 is installed through solder layers, that is, the first sticking layers 26 to a die stage 22, which forms a lead frame, and a forming lead 25, which is mounted in a body to an inner lead, a lead frame 28 for DIP (Dual In Line Package) is made use by applying, for example, press processing to copper or the like. By plastically working the outside of a position where a die stage 22 is planed to be formed in such a lead frame 28, and by metallic material shifting, projected emboss parts 30a and 30b are formed at a circular step part 27 and on the inside. By the way, a connector 25, where simple planar diodes 20 are attached by respective solder layers, that is,

second sticking layers 26, is connected to each other by inner leads 23 and 23.

COPYRIGHT: (C)1991, JPO& Japio



@ 日本国特許庁(JP)

10 特許出題公開

母公開特許公報(A)

平3-85755

越別記号

庁内整理番号

❷公開 平成3年(1991)4月10日

H 01 L 25/07

A 8728-51

H 01 L 25/04

A 1 (会ち酉)

21701

7638-5F

、審査競求 有

闘求項の数 1 (全5頁)

⊗発明の名称 樹脂封止型半導体装置

分符 頤 平1−223865

②出 頤 平1(1989)8月30日

砂発明者 工厂 英

正 神奈川県川

神奈川県川崎市等区堀川町580番1号 株式会社東芝半導

体システム技術センター内

②出 题 人 株 式 会 社 東 芝 〇代 理 人 弁理士 大胡 與夫

神奈川県川崎市幸区堀川町72番地

财 網 舊

1. 規明の名称

得取到正型半端体验图

2. 特許前求の顧問

車準体語表内にPN独合を形成する複数の単 経体来子と、このPN接合を構成する短度する複 経形の不純物領域に共々形成する相柄と、この電 挺に対応するダイステージの両面に形成するエン 水ス部と、この筒エンボス部と各階間に形成する 高質1 間着関と、エンボス部と四層していない各 電板とコネクター時に形成する第2 型音層と、こ のコネクターに保証するリードと、これらを被現 する対止朝暗層を具領することを特徴とする樹脂 対止朝事等体数据。

3. 発明の辞観な説明

(発明の目的)

(盛業上の利用分野)

本類別は、超級整流規制節対止型半導体数型 に係わり、得に、ブリッジ(Bridge)回路を構成 する制数対応型半導体数器に辞画する。 (健康の技能)

ブリッグ国路を利用する電視整視技能対比型 単等体整質には、いわゆるメザ (Heals) 製ダイオード (Diode) またはブレイナー (Planer) 型ダイオード (Diode) またはブレイナー (Planer) 型ダイオード (Diode) またはブレック (Diode) またはブレック (Diode) を利用しており、 での組立方式は、気多の硬型を経た上でリードフレーム (Lead Prace)を利用する手柱も利用されている。 この電源整体用揺動対止型単位体型では、第1回の対域固及びこれをAーA 線により切断した第2回の解固固型に、学時体業于の構造を示す第3回断固固により説明する。 即ち、ブリック・型またはメリ型のダイオードが適用されているが、順序不同であるが第8回断面固に示したブレイナー型について説明する。

ダイオードに必要な、皮製の包性を示すN及び P型の不純物領域1、2が半等体数子を構成する シリコン専母体延恢(特に図示せず)に形成され でおり、更にN* 領域3 も記載されている。この N* 領域3 は、半線体基数内に多数のプレイナー

特関平 3-85755(2)

型率等体条子を形成するのに必要な分離領域として機能するものであると共に、N+領域まに形成するダイシングライン(Dicing Line図示せず)に沿ってプレイキング(Braking) 処理して他別の学
毎体弟子を形成する独領も設たす。

図にあるように、P+ 領域でもN+ 領域では、 央々導域性会質消化、5 を被覆して超極路化、5 を形成している外に、市途の高級化法により 酸化額 6 を被関数、フォトリングラフィ (Photo Lithography) 法によりパターニング (Patteraing)された状態が図示されており、挙述体故域 表面に確出する認合場形で、8 を被覆している。

これに対してメサ型半導体衆子では、図示していないが接合域部をメサ収部分に搭出しているのが特徴である。即ち、半単体基板の厚さ方向に正または負べべル(Bevel)もしくは両方を得足た傾斜面を機械的または化学的さらには両方を視合わせた手数によって形成する。そして、上記のようにこの傾斜面に質問したダイオードに不可欠な独合領部をシリコンゴムなどのエンキャップ

を完成している。

A Property and the first of the second

(発明が解決しようとする規題)

このような構造の総数對止型字母体数優にあっては、半田階12による取付工程が問題となる。 となうのは、P* 伽羅怪4をダイステージ15に取付ける際、半田暦12が平坦なダイステージ16年分に広がって、絶縁が必要なN* 銀城3、P 頻敏2 部分に接触する頻度が大きい。このため短格不良が起こると共に、学事体界子に必要な附近が取れない。

要に、半田原と半導体業子の換触面積が一定でないために応力パランスが向れるためにしばしば 初れる単位が発生した。

本発明は、このような事情により吹きれたもので、特に、半田の拡がりによるP+、N+ 側延続との頻繁不良及び半事体数子を形成する半期体数役と、ダイステージやコネクター間の接合面接不均一によるクラックを防止することを聞めとするものである。

(発努の構成)

(Encapo)対で放復・保護するのが通常である。ところで、このような構造を持ったダイオードの役 数回によりブリッジ回路を構成する電源整流樹脂 対止な学の体源量が再吸されているが、その相立 工程には、いわゆるリードフレームを利用する方式が採用されており、第1回の斜位回及びこれをA-A 様で切断した断回回により説明する。

コネクター(Connecter)10 は、インナーリード (Inner Lead) 9 に半田略12により図的して一体としており、ブリッツ回路に必要なる個のプレイナーまたはメザ塩半球は素子18…を半田居12…を介してコネクター10に図をする。更に、このように半球件素子18…を取付けたコネクター10、10には、リードフレーム14に形成したダイステージ (Dia Stage)15 に各半母体素子13、13の投稿電優5、6 を平田居12を介して固治して互いに初対向するように取付ける。

次に、公知のトランスファーモールド(Transf -er Bold) 法により対象対止工程を独して対止数 距距15を被覆して、電影整統製版封止型単導体統

(弾筋を解決するための手段)

単等体基板内にPN接合を形成する複数の学等体業子と、このPN接合を構成する相反する場際型の不純物領域に失々形成する構造と、この超極に対応するダイステーツの両面に形成するエンポス部と、この関エンポス部と固若していないを認定とコネクター開に形成する第2問若面と、このコネクターに接続するリードと、これらを被領する対止期間回に本発明に係わる制即対止型学路を設置の特数がある。

(作 用)

このように本処明では、学品圏の飲がりをエンポス制限に抑制できるので、原きを従来より大きくして、原労物性を改善できる。更に、半導体素子に影成する電板との単田付配数を一定に維持することができるために、固数差による応力も防止でき、ひいてはクラック発生も改善できる。

(実施例)

以下本発明に係せる一点説例を頷る図~知る


勞騎平 3-85755(4)

に保わる車制用電源整要機能對止効準導体鏡配の 事部を示す断所関である。


- 1~3…不動物領線、
- 4、5---超級、
- 6 … 熟酰化酸、
- 7、 8 … 扶合菊邸、
- 9 、14、34、28… 4,ンナーリード、
- 10、25~コネクター、
- 12、28~第1、\$2华田曆、
- 18、20、21~半事体案子、
- 15、22ーダイステーツ、
- 27-- 欧兹郡、
- 302、806 …エンボス。

代理人 弁理士 大 胡 典 夹






特勝平 3-85755(5)



1,3:不能明領域 4,5:電極 6:軟壁化院 7,0:接合路部 10.25:3十分・ 9,23,6,28:1・ナリード 12,26:箇着屋 13,20,21:平等体部 15,22: ディステージ 30a,30b:エンポス部 21: 投差部



図